随着技术的提升，CPU肯定要不断的提升密度，而面积是否增大则要看情况而定。

CPU从诞生起就伴随着密度的不断攀升

1971年诞生的4004是英特尔的第一款商用计算机处理器，它采用的10微米技术和现在的14纳米相差甚远，2250个晶体管的规模和现在动辄数十亿晶体管的CPU更是没法相比，但是无论哪个时代的主流CPU之间的面积都不会相差很多，无非是这一代大一点，下一代小一点，然后再下代还可能还大一点，但是无论怎么变，CPU的密度肯定是不断增加的，也就是说单位面积内的晶体管越来越多，因为只有这样才能不断在单位面积内增强CPU的性能，并使CPU不断增强的同时功耗越来越低。

增加密度和面积会为CPU带来什么

45nm—32nm—22nm—14nm，CPU生产工艺的不断进步可能很多人看来是顺其自然，但是这里面每一次进步都面临着巨大的问题和压力，投入的资金也是呈几何倍数增加，投资的增加就相当于成本的增加。拿现在的晶圆厂普遍使用的300毫米晶圆来说，面积越小的CPU芯片一个晶圆所能切割的成品芯片数量就越多，打个比方，进入成熟量产期的一片晶圆价值6000美元，片上一共能切割出200颗成品芯片，这样简单计算的话一颗芯片成本就在200元人民币左右，不过我们还没计算良品率，因为每一片晶圆都会有或多或少的不均匀瑕疵，如果这些瑕疵落在了芯片上，那这些芯片就不能用了，或者被降级出产，这些都是要付出的成本。

芯片越小，成品数量越多，晶圆边上的边角料也会浪费的越少

所以说，晶圆大小基本是固定的，而如果你的CPU设计的太大，一片晶圆总共才能产出20颗，还碰巧遇到不少瑕疵，报废了10颗，那你的良品率才有50%，这样生产出来的CPU一是保证不了产量，二是价格很高，很少人负担得起；而如果芯片设计的较小，产出200颗，哪怕有瑕疵的占30%，还有140颗可用，市场风险和压力明显小多了。

CPU面积和性能之间的选择

CPU当然也可以选择增大面积，提升性能，就像英特尔面向企业级市场推出的至强系列CPU都相比酷睿系列拥有更大的核心面积，AMD今年推出的锐龙也是选择了增大核心数的方式提升多核性能，成效显著，还有AMD的线程撕裂者很有意思，直接拿四个锐龙芯片封装到一个PCB上，总体面积虽说增大，但是不影响本身芯片良率，还能显著增加核心数量和多核性能，价格还不会高的离谱，可谓一举两得。

AMD线程撕裂者，最多可达16核心

以上不管是至强还是锐龙，大都是选择增加核心数量，增强多核性能的路线走来的，这也会带来成本增加，频率降低，功耗增大，没有核芯显卡等代价，所以说不断提升工艺和CPU架构的效能还是重中之重，同样是4核心的7700K比当年的4核Q6600性能和效率不知道强了多少倍，在加入了核芯显卡等更多功能模块的情况下比Q6600小的多，而同为14nm工艺的8700K为了增强性能，多加的两个核心又使得面积比7700K明显大一截，如果下一代9700K使用10nm工艺的话，那么在核心数量不变，频率增加的情况下面积又会缩小，就是这样的一个规律。

至于手机CPU，对功耗和面积极为敏感，牵一发而动全身，属于理论上可以做大，但是绝对不能做大的范畴，所以留给手机CPU厂商的就是不断追求工艺进步和单位面积效率增强，这也是近几年的最先进工艺总是先用来生产手机CPU的一大原因。

首先呢，厂商是绝对会增加CPU的面积，以Intel现在的处理器为例，四核的Core i3系列核心面积为126mm2，六核的Core i5/i7核心面积为149.6mm2，而高端旗舰X299平台的10核以下（Core i9-7900X以下）产品核心面积为322mm2，18核以下（Core i9-7920X到Core i9-7980X）的产品核心大小为484mm2，服务器用自强白金28核处理器核心面积高达646mm2，大家可以来感受下：

Core i7-8700K的核心

Core i9-7900X的核心

Core i9-7920X的核心

增大核心面积可以简单粗暴的增加CPU的核心数量并加入更多的功能和指令集，然而这也提升了产品成本，应为晶圆的尺寸是固定的，切割出来的芯片越小成本就越低，而且在单位面积出错率固定的情况下，面积越大的芯片蚀刻时上面有坏点变成不良片的可能性就越大，实际上大型芯片的不良率远比小芯片高，所以厂商们都想放设法在尽可能小的芯片里堆更多的东西，那只能升级工艺了。

更先进半导体工艺的优势其一：降低生产成本

基本上所有芯片的生产都要经过7个工序，分别是：硅提纯，切割晶圆，影印，蚀刻，重复、分层，封装，测试，当中蚀刻工序最重要的工作，它是用激光在硅晶圆上面雕刻晶体管的过程，这个过程是由激光来完成的，所用激光的波长就是该技术提升的关键，它影响着在硅晶圆上蚀刻的最小尺寸，也就是线宽。

Intel不同制程工艺的成本、核心面积

我们常说的多少nm都是指线宽，也就是芯片上的门电路宽度，缩小线宽意味着晶体管可以做得更小、更密集，而且在相同的芯片复杂程度下可使用更小的晶圆，于是成本降低了。

更先进半导体工艺的优势其二：频率更高，电压更低

在缩短芯片内元件间距之后，晶体管间的电容也随之降低，这可以提升晶体管的开关频率，这时整个芯片的工作频率就上去了，这也为什么每升级一次工艺CPU的频率都会明显提升的原因。

另外缩小晶体管的尺寸也会减少它们的内阻，这可以降低它们的导通电压，这代表CPU可以在更低的电压下工作，所以使用新制程的CPU的电压较上一代产品都有所降低，另外CPU的功耗是与工作电压的平方成正比的，工作电压的降低，可使它们的功率也大幅度减小。

想了解更多有关科技、数码、游戏、硬件等专业问答知识，欢迎右上角点击关注我们【超能网】头条号。

增加面积会大幅增加成本，晶元越大生产难度越高成本越大，这也是为什么高端芯片贵的原因，普通芯片一片晶元假设能切割1000块，大芯片就只能切割100块，然后芯片面积越大浪费的晶圆就越大，因为晶圆是圆柱型的，芯片是长方体，同时芯片越大越容易出问题，报废率就越高，所以人们总是想办法减小芯片而不是增大芯片，一切都是利益的因素，商人都不会做赔本的买卖，虽然更新生产工艺会花费上百亿美元，但是新工艺的价值会达到数百亿美元，如果工艺不行强行增加芯片面积往往是得不偿失的，你是否愿意购买性能两倍价格十倍的芯片？想信大多数人都不会选择

这个问题具体回答会很复杂，但是我们简单来说其实无非是成本、功耗和时序。

成本很好理解，一块晶元面积和成本是固定的。如果CPU的面积扩大一倍，相同面积的晶元只能切出原来一半数量的CPU，那么CPU成本几乎要翻倍了。

而功耗是另一方面。CPU本质其实是大量的MOSFET或FINFET元件组成的。这些元件可以看成是电压控制的开关，本质上其实是电容。如果你的高中物理知识还没忘，CPU的功耗大概是P=CV^2F。这里的C就是电容，V是供电电压，F是频率。所以CPU面积增大会导致电容增加，功耗直线上升。

而时许的问题就比较复杂了。我们可以简单理解为CPU内部不同的元件时间要相互工作，他们本来应该都受到统一时钟控制的，就像听音乐走正步的士兵一样。而电信号在导线上传导是需要时间的，不同长度的导线使时钟信号到达不同距离的元器件的时间也不一样。就像一个喊口号的人在方阵中，方阵太大了就会导致远处的人听到的指令滞后，方阵就不整齐了。CPU面积加大就会导致时钟或者时许紊乱。中间涉及到大量竞争冒险的问题，我不做展开。

综上所述CPU面积增大带来的问题很严重，如果再考虑设备小型化的趋势、散热控制等问题，面积控制就更关键了。

关于这个问题，是不是有一些爱好者对CPU生产有些误会？

CPU首先是半导体，集成电路，手机常说的几纳米制程技术，就是说越是精密的加工技术，光刻机就可以在硅片上刻出的沟槽越细小，就能在单位面积上提高运算能力和集成能力，也就是我们所说的提高密度。

但是不是提高集成密度就能完全解决现在CPU对性能提升的要求呢？显然也不是，就用现在的主流计算机CPU举例吧，其实厂商为了提高性能，都会在面积上做出一定的妥协，比如酷睿和AMD芯片在同级性能的请款下，往往AMD就要在面积上做出一定的让步，他们的CPU面积往往比酷睿的更大，这也侧面反映出了AMD芯片的集成技术不如酷睿。

但当要增大的CPU面积的时候，必须要考虑到包括散热、能耗、生产成本、良品率、芯片质量等问题，可以说是一个综合考量的结果。当然这也挡不住芯片面积周期性往复的过程，永远都是新一代芯片出来，因为有更高性能的要求，所以在原技术的基础上扩大面积，然后第二年因为集成技术的提高，在相同性能的前提下又可以把面积缩小。这都是十分正常的事。

对于芯片生产这件事本身而言，肯定是永远都要追求尽可能大的加工密度，但只要在合理的范围内，面积的增加既符合需要也符合商业规则。

看了这么多答案也是醉了，这个和成本没有半毛钱关系，主要是控制功耗和发热量。为啥intel第一代胶水双核发热惊人，就是应为没有任何制程上进步，直接把两个CPU放在一起了，也就是面积直接翻倍，然后散热就炸了。再说了cpu晶元的原材料是啥，是沙子好嘛，怎么可能贵，cpu贵在设计和研发环节，流一次片就大几百万，发现错误直接从来，设计成型的cpu批量生产成本是很小的

因为半导体发展起来的时候存储器厂家放言，容量大小再不会与体积相关了。处理器厂家也紧接着放言，性能大小与体积也无关了。

当时世界普遍还在用打字机和录像带。

硬盘从g做到t，cpu从mhz变为ghz。微观的就是体积不变，密度就更低。早先没人觉得人类可以把芯片做到10纳米，也没人觉得硬盘可以做到1024t。

慢慢来嘛，更没人觉得会有电脑用的上那种性能。而如果必要的需要那种性能，其实还是靠体积。比如巨型机。

而市面上的电脑，由于多年前夸下的海口，和多年的产品习惯。使人们觉得，如果做大，就是往回发展了。又到了体积限制性能的时代了。这绝不允许发生。再者也不是没有解决的方案。

性能到瓶颈时，人们往往想到的就是多个。一台打字机不够快就两台。但这种思维只能助我们再做一台现代版的ENIAC。

为什么要小，首先从物理散热这方面说，体积越小形状越薄的物体散热越快，从这方面就不能理解为何我们见到的处理器都是薄薄的一片。

重点是能耗，随着移动设备的大范围普及，移动处理器的需求剧增，移动设备有一个硬指标就是能耗，简单点说就是充满电能用多久。一种办法是增大储能量装大容量电池，还有一个方法就是降低功耗。举个例子，14纳米技术和10纳米技术不懂的人看上去相差并不大，但对应处理器中的无数个微小的晶体管的总能耗，差距就太大了，两种技术的CPU每个晶体管的能耗相差并不是10／14，因为晶体管是一个立体，所以能耗是10／14的三次方，约等于36.44%，也就是说相同主频相同晶体管数量的10纳米处理器能耗理论上只有14纳米处理器能耗的36.44%，所以就不难理解为什么处理器的密度会越来越高。

尺寸越小分布电容和电阻越小，延迟时间越小（速度越快）、器件的负载越小（功耗越小）；器件的尺寸就越小，噪声就越低，所需的电源电压越低，有进一步降低功耗，这是越小越好的首要原因。还有一个原因就是影响IC质量和成品率的最大敌人是材料缺陷和工艺过程的污染，越大的尺寸缺陷影响越大，越高的密度污染影响越大是很容易理解的。半导体工业的集成度是随着材料纯度越来越高，工艺过程避免污染的措施越来越完善铺就的道路发展的，适度的尺寸和密度仍然是控制成本主要手段。再说一句，有些集成电路就是尺寸越大越好，例如，图像传感器的尺寸越大、灵敏度就越高，据说“哈勃”上用的CCD像感器件的尺寸就接近60x60毫米。功率器件也是越大越薄的散热约好。

因为半导体是按wafer层级跑流水线制程的，一片wafer 300mm直径，面积固定，一片wafer的工艺只要光罩数量相等，制造成本相差不大。所以在一片wafer上尽可能多的塞下更多的die，当然就可以降低成本，另一个，die越小，良品率越高。所以芯片设计上，缩小晶体管面积，提高晶体管密度才能降低成本。这就是原因